神经网络加速实现方法、用于实现神经网络加速的加速器

本发明公开了一种神经网络加速实现方法、用于实现神经网络加速的加速器，涉及卷积神经网络技术领域，本发明中的神经网络加速实现方法，在FPGA内部设置多个目标可重构区域，并将对应的预处理算子封装在FPGA内对应的可重构区域后获得目标可重构模块，根据目标可重构模块对待处理数据执行预处理操作，以获得作为目标卷积神经网络的输入数据的预处理数据。通过在FPGA上实现多种预处理算子的动态切换，从而高效地加速数据预处理功能，进而提升卷积神经网络计算系统的性能。