时钟信号自举电路、级联电路、芯片、电子设备

本公开涉及集成电路技术领域，提出一种时钟信号自举电路、级联电路、芯片、电子设备。时钟信号自举电路包括第一自举模块，第一自举模块包括第一晶体管、第二晶体管、第三晶体管、第一电容，第一晶体管的第一极连接第二晶体管的第一极且作为第一输入端，第一晶体管的第二极连接第一电容的第一端且作为第二输入端，第一晶体管的第三极连接第二晶体管的第三极、第三晶体管的第一极且作为输出端，第二晶体管的第二极连接第三晶体管的第二极、第一电容的第二端，第三晶体管的第三极连接电源电压；第一自举模块接收第一时钟信号、第二时钟信号并输出第三时钟信号。该时钟信号自举电路能够减少漏电，从而提高自举效率、降低功耗。