无BSDL模型芯片引脚边界扫描测试结构

本发明公开了一种无BSDL模型芯片引脚边界扫描测试结构，包括：恒流源，其为被测试无BSDL模型芯片引脚提供第一稳定电流；ADC电压采集单元，其将恒流源电流输入被测试无BSDL模型芯片引脚，将恒流源电压将压到第一指定电压输入测试无BSDL模型芯片引脚，其将采集电压反馈至边界扫描测试卡的FPGA；边界扫描测试卡，其FPGA根据采集电压判断被测试无BSDL模型芯片引脚电性状态输出至边界扫描测试上位机。本发明的测试结构能对没有BSDL模型的芯片引脚进行开短路电性测试，提升了测试覆盖率。测试人员无需再搭配其他设备来测试没有BSDL模型的芯片引脚，既节省了测试成本，又节约了测试时间，提升了测试效率。