一种基于叠加工艺的芯片制版方法

本申请提供的一种基于叠加工艺的芯片制版方法，将集成式芯片中位于下方的ASIC顶层铝层合并到位于上方的MEMS底层铝层中，则用于将ASIC最顶层和MEMS最底层进行连接的ASIC顶层钝化开孔层就可以同步删除，调整尺寸后的顶层通孔将合并后MEMS底层铝层和ASIC次铝层进行连接，同样可以实现集成式芯片原有功能；基于本方法可以在原有的版图层数中减少2层制版层数，优化了工艺步骤，缩短了工艺流程周期，也降低了芯片的制造成本。