一种系统级芯片设计的自动化集成方法及装置

本发明公开了一种系统级芯片设计的自动化集成方法及装置。该方法包括如下步骤：采用信号组作为接口对每个IP模块进行接口封装并生成相应的接口封装文件；构建系统层级结构文件，用于描述系统层级结构关系及模块组成；采用自动化集成软件对系统层级结构文件及接口封装文件进行信息提取，并对系统层级结构及IP模块进行自动例化和接口连接，生成系统Verilog代码文件；对Verilog代码文件进行初步验证后输出最终的系统Verilog代码文件。该集成方法提高了系统设计的效率、系统集成的准确性和标准化，并且IP模块的接口封装具有复用性，可在不同项目的SoC系统集成中重复使用。