用于芯片可靠性测试的干扰同步方法、系统、介质及设备

本发明提供的用于芯片可靠性测试的干扰同步方法、系统、介质及设备，应用于芯片测试技术领域。本发明通过前置延迟时间调整敏感指令的执行时机，再基于干扰生成延迟时间与前置延迟时间和预先测量出的干扰触发延迟时间之间的特定时间关系调整干扰源生成干扰信号的时机，能够有效调节干扰发生与敏感指令执行时机之间的耦合性，从而更加有效地进行芯片可靠性测试。