一种时序收敛系统、方法、装置和存储介质

本发明公开了一种时序收敛系统、方法、装置和存储介质，涉及芯片技术领域，该系统包括：至少一个收敛寄存器；收敛寄存器的CP端口连接输入输出模块的时钟芯片管脚处理单元，用于获取时钟芯片管脚处理单元输入的时钟信号；收敛寄存器的D端口连接高速外设接口中数据寄存器的Q端口，用于接收数据寄存器发出的数据信号；收敛寄存器的Q端口连接输入输出模块中的数据芯片管脚处理单元，用于将数据信号发送给数据芯片管脚处理单元。本发明实施例的技术方案，降低了芯片的时序收敛时间，减少了时钟信号时延，提高了芯片传输数据的稳定性；同时，高速外设接口没有版图摆放位置的限制，提升了芯片布局布线的便利性，降低了芯片设计的复杂度。