摘要
本实用新型公开了一种芯片封装结构,包括载体、贴装于载体的下方芯片和元器件、及上方芯片,上方芯片为正装芯片,上方芯片的下方设塑封料一,下方芯片和元器件被塑封料一包裹,下方芯片为倒装或正装芯片,上方芯片纵向覆盖下方的下方芯片和元器件,上方芯片通过焊线与载体连接,载体为基板或引线框,载体上方的下方芯片、元器件、上方芯片和焊线外围包覆有塑封料二,塑封料一为FOD膜。本实用新型将倒装/正装芯片与元器件焊接在载体上,上方使用正装芯片通过FOD工艺包裹叠加,在不增加封装面积的前提下,直接将下方芯片和元器件全部包裹在正装芯片下方,该结构的提出对于混合封装体而言,大幅提高集成度,有效缩小封装体积。
技术关键词
芯片封装结构
元器件
载体
引线框
被动元件
倒装芯片
包裹
封装体
焊线
基板
正面
系统为您推荐了相关专利信息
组合导航方法
机械
误差模型
状态空间模型
误差状态
电路仿真模型
风险评估分析方法
元器件
故障树分析方法
指标