芯片安全机制自检系统、方法、计算机设备和存储介质

本申请涉及一种芯片安全机制自检系统、方法、计算机设备和存储介质。系统包括：自检控制模块，用于根据配置发送控制信号至需要自检的安全机制单元，使能安全机制单元的自检功能，发送伪随机数种子至伪随机数生成模块，并将循环冗余校验模块发送的校验码与校验值进行比较，根据比较结果输出自检结果；伪随机数生成模块，根据伪随机数种子生成若干伪随机数；安全机制单元，用于根据控制信号启动自检，接收伪随机数激励并生成输出数据；循环冗余校验模块，用于对各安全机制单元的输出数据进行循环冗余校验运算，生成对应的校验码，直至伪随机数遍历完毕时，将当前的校验码发送至自检控制模块。采用本系统能够提高自检覆盖率，降低测试时间和功耗。