一种基于时钟树驱动的集成电路详细布局方法

本发明公开一种基于时钟树驱动的集成电路详细布局方法，包括步骤：S10,先读入全局布局后的布局文件，获取到寄存器的物理和时序信息；S20,进行寄存器布局，先使用电容均衡的二分K均值聚类，对聚类后的每个分区构建虚拟时钟树，根据构建的时钟树进行寄存器最优位置搜索，并将寄存器移动到时钟树综合有利位置；S30,进行非寄存器布局，对搜索过程中重叠的单元重合法化，最后使用基于优先队列的最近邻搜索优化信号线线长。本发明保证信号线线长和时钟树线长的优化平衡，优化时钟树，优化功耗，提高电路稳定性和可靠性。