一种基于RISC-V架构的加解密电路系统及方法

本发明公开了一种基于RISC‑V架构的加解密电路系统及方法，旨在加速加解密进程的同时提高资源利用率，并增强嵌入式系统中加解密操作的实时性与通用性，结合RISC‑V指令集特权架构中对控制和状态寄存器（CSR）的可扩展特性，通过特权指令和扩展特权寄存器加速配置工作模式以及输入和输出数据的过程，通过特权寄存器配置模块完成加解密电路的工作配置，通过加解密全局控制模块以及加解密计算控制模块控制加解密计算的启动，并根据不同的算法启动三种算法的状态机控制计算的流程，并结合部署在计算通路中的通用计算资源实现计算过程中的多种复杂运算，从而增加逻辑资源的利用率，满足不同应用场景的加解密需求。