一种基于ZYNQ架构的深度学习算法专用ASIC实现方法

本发明提供一种基于ZYNQ架构的深度学习算法专用ASIC实现方法，属于深度学习领域技术领域，涉及深度学习领域，包括：根据通用神经网络模块，在FPGA端设计通用IP模块；配置ARM端状态机，用于处理和调度FPGA端硬件专用IP模块；通用处理器解析神经网络配置信息以及权值数据，并将神经网络配置信息传输给ARM端缓存模块；FPGA端通过AXI_Lite读取PS端指令要求执行规定操作，以及通过AXI_DMA读取相关权重，并存储进对应缓存模块；FPGA端根据ARM端指令，进行卷积，池化等操作，ARM端读取FPGA端中断信号值判断卷积状态，发送后续指令，并将最终的生成结果回送到ARM端保存以便后续处理。