一种集成芯片测试定位结构

本发明属于半导体芯片加工技术领域，公开了一种集成芯片测试定位结构，包括测试台、布置在测试台上用于芯片上料的上料机构和布置在测试台上用于对芯片进行测试的测试机构，测试机构上还布置有用于收集测试成功芯片的成品输送机构，上料机构包括布置在测试台上的料仓和布置在料仓的底部用于将料仓内的芯片输送至测试机构中进行测试的自动上料机构，测试机构包括与测试台可拆卸连接的安装座、转动布置在安装座上转盘和布置在转盘中心位置的测试模组。本发明通过更换安装座从而更换不同的测试模组，根据测试需求进行检测，并对合格的芯片进行统一收集，将不合格的芯片收集在废料框中，不需要依靠人工进行筛分，减少人工成本的浪费。