面向移动设备的机器学习异构多模型并行硬件加速器

本发明公开了一种面向移动设备的机器学习异构多模型并行硬件加速器，包括：输入数据缓存单元、输入参数缓存单元、输出缓存单元、多通道计算模块、累加单元、非线性运算单元和控制单元；其中，输入数据缓存单元和输入参数缓存单元保存输入数据，输出缓存单元保存输出数据。多通道计算模块用于计算数据，累加单元用于累加多通道计算模块的计算结果，非线性运算单元用于非线性运算，控制单元用于控制整体加速器的运行。本发明设计的多通道加速的结构，避免了多种异构机器学习模型运算时的相互影响，同时通道设计的结构能够提高模型的加速效率和降低功耗。本发明设计了与加速器结构相匹配的指令集，提高了加速器的灵活性和可扩展性。