用于系统级芯片验证的多核同步方法及装置、系统

本申请涉及集成电路验证技术领域，公开一种用于系统级芯片验证的多核同步方法，应用于SV验证平台，多核同步方法包括：向每个具有多核同步需求的内核分配主状态存储空间和相互独立的子状态存储空间；其中，内核表示相同CPU的核或者不同CPU的核，子状态存储空间存储用以反映对应内核状态的子状态，主状态存储空间存储用以反映所有内核状态的主状态；读取每个子状态存储空间以获得每个内核的子状态；在所有内核的子状态均更新到新的状态的情况下，将主状态存储空间的主状态更新到新的状态。该方法能够简化内核状态更新逻辑，提高多核同步速度及多核同步效率。本申请还公开一种用于系统级芯片验证的多核同步装置及系统。