一种降低高压SOI BCD工艺寄生电容制备方法

本发明公开一种降低高压SOI BCD工艺寄生电容制备方法，制作Trench隔离槽并通过SiO2介质进行槽内填充；制作Trench连接槽并通过多晶硅进行槽内填充；在高压管区和低压管区分别进行P阱光刻、注入、推阱；在高压管区进行LDD N‑漂移区的制作；进行场板的光刻和腐蚀，完成高压管多晶场板调制电场；生长栅氧SiO2介质，并进行栅多晶控制区的淀积和腐蚀；对高、低压管均进行N+、P+光刻、注入和退火激活；生长SiO2介质层进行全面覆盖，进行接触孔的光刻和干法腐蚀，并进行体区P+注入，在接触孔内形成钨；完成金属淀积、光刻和腐蚀，再做一层钝化介质的化学淀积、光刻和腐蚀，以保护器件。本发明能切断总剂量试验后漏电通路，实现屏蔽栅VDMOS的总剂量加固功能。