浮点数的指数相加计算单元、存内计算阵列和方法

本申请涉及一种浮点数的指数相加计算单元、存内计算阵列和方法，其中，该指数相加计算单元包括：至少一个延时单元，延时单元具有高电平端和低电平端，延时单元被配置为：根据高电平端和低电平端之间的电平差控制输入信号和输出信号之间的延时，延时单元的输入信号和输出信号之间的延时用于表征单比特的权重指数信号和输入指数信号的相加结果，在延时单元为多个时，前一个延时单元的输出信号为后一个延时单元的输入信号；用于接入单比特的权重指数信号的高电平选通单元；用于接入单比特的输入指数信号的低电平选通单元。上述浮点数的指数相加计算单元的结构较为简单，解决了目前指数相加计算单元的电路结构具有较高的芯片面积占用的问题。