一种功耗优化方法、集成电路及芯片

本发明提供了一种功耗优化方法、集成电路及芯片，该方法包括：基于EDA的时序报告获取负载寄存器中有时序违例的第一终点寄存器；获取由ICG驱动的所有第一负载寄存器；根据第一负载寄存器和第一终点寄存器，获取由ICG驱动且限制电路整体性能的第二终点寄存器；按组合逻辑将各个负载寄存器划分为若干个逻辑上互不相干的寄存器堆；为每一个寄存器堆复制一份ICG用于驱动该寄存器堆内各个负载寄存器的CP端。该方案通过利用EDA工具的ICG复制功能，且实现对影响电路整体性能的关键寄存器的ICG复制以及放置，能够在不增加流程复杂度以及保持对集成电路节省功耗的前提下，使负载寄存器之间路径的时序能够得到极限的优化。