抗量子密码算法的FPGA结构和抗量子密码运算方法

本申请提供一种抗量子密码算法的FPGA结构和抗量子密码运算方法，FPGA结构包括：数据流量检测逻辑模块、控制逻辑模块、存储模块以及算法逻辑模块，存储模块包括：只读存储单元、2n+2个存取单元，算法逻辑模块包括：并行的n+1个蝶形逻辑运算单元，n为大于或等于1的整数。通过数据流量检测逻辑模块实现对并行度控制信号的确定，以使得控制逻辑模块基于并行度控制信号进行数据访问控制，从而实现对待处理的输入数据的蝶形运算，FPGA结构能够根据输入数据的流量动态调整并行度，在数据量较大时，增加并行度即增加蝶形逻辑运算单元的数量，在数据量较小时，减小并行度即减少蝶形逻辑运算单元的数量，从而实现资源的高效利用。