基于非自回归模型的Verilog行级代码补全方法

本发明属于代码补全技术领域，涉及一种Verilog行级代码补全方法，具体为一种基于非自回归模型的Verilog行级代码补全方法。本发明与传统的基于自回归模型的代码补全方法不同，使用了非自回归模型，具有更小的延迟，即推理速度显著提升。此外，本发明采用了混合语法引导的采样策略，这是一种类似Teacher Forcing的方法，并且采样大小能根据模型的学习效果进行动态调整，该方法能使模型更好地学习其中的语法和语义信息，以提升代码补全的准确率。综上所述，本发明提出了一种有较高精准度，同时能够显著提升推理速度的Verilog代码补全方法。