摘要
本发明涉及数据传输技术领域,公开了一种面向嵌入式异构平台的高速数据交换方法及系统,将DDR模块映射为CPU模块和DSP模块的共享内存;当CPU模块和DSP模块中的数据发出者向共享内存写入数据时,根据写入数据和写入地址生成向CPU模块和DSP模块中的数据响应者触发的中断信号;根据数据响应者对中断信号的响应信号,确定数据响应者对写入数据是否需要读取,从而管理CPU模块和DSP模块分别对写入地址的读写权限;将共享内存的写入状态向CPU模块和DSP模块分别进行同步。本发明有利于在嵌入式异构平台中,为DSP与CPU的数据交互过程提供简单高效的直接共享机制。
技术关键词
高速数据交换方法
异构平台
CPU模块
数据包头
数据交换接口
内存管理单元
数据转换模块
数字信号处理算法
数据处理模块
分区
数据格式
数据传输技术
嵌入式系统
协议
控制模块
系统为您推荐了相关专利信息
CPU模块
PLC控制器
数字量输出模块
数字量输入模块
模拟量输出模块
超高分辨率图像
神经网络处理器
异构平台
中央处理器
数据传输方法
图像增强模块
图像识别算法
视觉
摄像头模块
图像显示模块