一种芯片顶面抗应力凹陷的封装结构及其制作方法

本发明公开了一种芯片单元顶面抗应力凹陷的封装结构及其制作方法，其结构包括将芯片和电导线封装在基板上的封胶体，还包括设在芯片单元顶面的至少上表面为平面的硅假片，所述封胶体包括塑封胶体和粘胶层，所述粘胶层设在硅假片与芯片之间，所述塑封胶体位于芯片外周区域的硅假片与基板之间。其优点在于：由平面的硅假片上表面作为芯片单元的顶面，克服了传统封胶体在芯片单元顶面形成凹陷，不利于芯片抗压保护和特定环境安装的缺陷。