一种使CXL协议支持低速率串行链路的电路及芯片

本发明公开了一种使CXL协议支持低速率串行链路的电路及芯片，本发明的电路包括包含“发送SDS”状态的链路管理状态机、4字节时钟偏差补偿符SKP_4B产生电路与解析电路、支持数据流起始符SDS的编码器与解码器、128b/130b编码器与解码器、数据流起始检测电路、40:1并串转换电路、32:1并串转换电路、复用器、1:40串并转换电路、1:32串并转换电路和解复用器，所述复用器的输出端通过串行链路与解复用器的输入端相连。本发明旨在使得CXL协议可以扩展支持PCIe Gen1和Gen2速率，使得FPGA芯片能够使用CXL协议、ASIC芯片能够在低速率下使用CXL协议。