LDPC编码器的异构实现方法、系统、设备及存储介质

本发明涉及通信编码技术领域，特别涉及一种LDPC编码器的异构实现方法、系统、设备及存储介质。该LDPC编码器的异构实现方法，中央处理器CPU接收并存储信息比特、码长、码率以及基矩阵选择索引表和位列表，获得校验矩阵及参数，存入并行计算芯片的全局内存；并行计算芯片转换为并行形式后存入共享内存，进行并行编码计算，得到校验比特信息；将校验比特信息送回中央处理器CPU中，与信息比特组成最终的编码信息。该LDPC编码器的异构实现方法、系统、设备及存储介质，利用CPU开发灵活的特点，以及并行计算芯片的并行计算能力，将校验位计算过程并行化，进一步加速了编码过程，大大提高了编码器的吞吐率。