一种基于FPGA的稀疏神经网络加速计算系统及方法

本申请涉及神经网络技术领域，具体涉及一种基于FPGA的稀疏神经网络加速计算系统及方法，包括：特征图缓存单元接收并缓存来自内存访问单元DMA的输入数据；稀疏权重缓存单元读取并缓存经过稀疏编码后的权重参数；稀疏数据解码单元读取经过稀疏编码后的权重参数并进行解码，得到非零权重数据及其相应的位置坐标；计算引擎单元读取非零权重数据及其相应的位置坐标及输入数据进行卷积计算，得到最终计算结果。本发明通过稀疏数据解码单元的设计实现对稀疏编码数据的硬件实时解码，并通过解码经过稀疏编码后的权重参数得到非零权重数据及位置坐标，后续仅进行非零权重相关的卷积计算，充分利用网络稀疏性，实现高效稀疏神经网络计算，且应用范围广泛。