一种用于相位插值器中减少误差的相位选择方法及电路

本发明的目的是提供一种用于相位插值器中减少误差的相位选择方法及电路，该方法包括：根据相位插值需求选取相位插值器的上限；根据相位插值需求选取相位插值器的下限；将上限和下限输入插值选择电路，插值选择电路输出相位插值；在相位插值需求改变时，保持插值选择电路的上限或者下限不改变，只改变上限和下限其中一个值进行相位插值。本发明减少了一半的逻辑支路，并将其转移到了不影响性能的数字控制信号上，并且每个由PLL的输出相位只对应一个负载，可以做到版图的完全对称，还能够减少一级MUX带来的随机误差和功耗，在相位需求跳变时有更好地线性度。