DRAM系统可支持最大时延的计算方法、装置及设备

本发明公开了一种DRAM系统可支持最大时延的计算方法、装置及设备，涉及存储技术领域，该方法包括搭建仿真环境，所述仿真环境的仿真电路包括RDL模型、IBIS IO模型和DFE模型；设置ODT参数以基于搭建的仿真环境对两个Rank进行独立仿真，获得DQ、DMI时域波形；基于WCK Trigger的方式处理DQ、DMI时域波形并生成眼图，根据所述眼图，计算得到Timing Margin和最大tWCK2CK_Rank2Rank。本申请能够实现最大时延的准确计算。