摘要
提高测试覆盖率的测试电路及工作方法,能够在对芯片做DFT时,保证高频时钟域逻辑at‑speed fault和stuck‑at fault都能测试的情况下,使得低频逻辑电路不做at‑speed测试时能够测试stuck‑at fault,从而提高整个芯片stuck‑at测试的覆盖率。当芯片进入at‑speed测试模式,由扫描使能scan_enable来控制第二时钟门控电路,在scan_enable拉高后,通过第三寄存器对scan_enable进行打拍处理,第二时钟门控电路输出时钟晚输出一个周期,通过第三与门使得scan_enable拉低时关停时钟输出。
技术关键词
时钟门控电路
测试覆盖率
测试电路
模式
芯片
逻辑电路
周期
信号
系统为您推荐了相关专利信息
后备电源
风力发电机组
受控方法
场效应管
BOOST电路
反馈方法
电容
消除共模电压
变压器次级绕组
开关电源
高精度姿态
信号接口模块
传感芯片
控制模块
接口单元
网格模型
建模方法
插值模型
叠后地震数据
展布规律