超高速率的FPGA芯片及数据超高速率采集处理方法

本申请公开了一种超高速率的FPGA芯片及数据超高速率采集处理方法。该FPGA芯片包括主控模块、数据处理模块、第一数据传输模块以及内存控制模块；主控模块包括4个串行接口以及数据重排单元，各串行接口用于同时接收ADC芯片输出的超高速率数据，得到4个512位的数据块，数据重排单元用于将各串行接口接收的4个512位的数据块分解为256个8位的数据单元；数据处理模块用于对各数据单元进行数据处理，第一数据传输模块用于将256个8位的数据单元转换为320个8位的数据单元，并将320个8位的数据单元传输至内存控制模块；内存控制模块包括4个DDR单元，用于将320个8位的数据单元进行写入、读出以及存储。由此，以实现对640Gbps超高速率数据的采集、处理和存储。