一种多FPGA全局时钟同步装置及方法

本申请涉及集成电路技术领域，公开一种多FPGA全局时钟同步装置及方法，包括板间时钟同步电路和板内时钟同步电路；板间时钟同步电路包括板间时钟扩展电路和板间反馈时钟线路，板间时钟扩展电路的输入端连接外部时钟和晶振信号，板间反馈时钟线路连接于板间时钟扩展电路的输出端与输入端之间；板内时钟同步电路包括板内时钟扩展电路和板内反馈时钟线路，板内时钟扩展电路的输入端连接板间时钟同步电路输出的时钟信号，板内反馈时钟线路连接于板内时钟扩展电路的输出端与输入端之间，板内时钟扩展电路输出端连接内部逻辑模块。本发明通过板间/内时钟扩展电路与动态反馈补偿机制，消除板级与板间的时钟偏差，支持大规模原型验证系统的时钟同步。