时钟信号优化电路、芯片及通信设备

本申请公开了一种时钟信号优化电路、芯片及通信设备，该时钟信号优化电路包括：形成反馈环路的占空比调整模块、占空比检测模块、以及数字模块；占空比调整模块用于对输入时钟信号进行占空比调整，输出调整后时钟信号；占空比检测模块用于检测占空比调整模块输出的调整后时钟信号的占空比，输出检测结果至数字模块；数字模块用于根据检测结果向占空比调整模块输出调整控制信号，以使占空比调整模块根据调整控制信号对输入时钟信号进行占空比调整。本申请方案可以保证时钟信号的质量，避免出现最小脉冲而影响数据正确传输的情况。