一种基于ARM和FPGA的EtherCAT主站分布时钟同步方法

本发明公开了一种基于ARM和FPGA的EtherCAT主站分布时钟同步方法，涉及工业控制技术领域，包括：S1、使用集成ARM和可编程逻辑资源的FPGA芯片构建EtherCAT主站分布式时钟模块，ARM和可编程逻辑资源之间通过内部的AXI互联总线交互；S2、可编程逻辑资源获取ARM端发送的使能信号，若使能信号为1，主站对从站进行拓扑扫描、延时计算、时钟补偿和动态漂移补偿的操作，得到从站的延时补偿值和本地时钟补偿值；S3、在完成补偿后，主站的状态机自动跳转到同步信号产生模块，并从ARM端获取SYNC参数，据以计算得到从站的SYNC信号起始时间；S4、分别将从站的延时补偿值、本地时钟补偿值和起始时间转为报文信息后发送到从站，将从站地址加1并返回步骤S1，直至完成所有从站分布式时钟配置；该EtherCAT主站分布时钟同步方法，解决分布式时钟算法启动后产生的同步(SYNC)信号不稳定的问题，在更加高频的从站同步领域展现潜力与价值。