一种基于低时延窗口重编码算法的高性能Comb点乘架构

一种基于低时延窗口重编码算法的高性能Comb点乘架构，包括LLW重编码单元、一个算术逻辑单元(Arithmetic Logical Unit，ALU)、存储器阵列、有限状态机、锁相环模块(Phase Locking Loop，PLL)和指令存储器；所述的LLW重编码单元能够对输入的点乘标量k去除所有的全零序列；所述的算术逻辑单元执行高性能Comb点乘算法；所述的存储器阵列用于存储算术逻辑单元预计算得到的结果；所述的锁相环模块用于提供高性能Comb点乘架构的时钟；所述的指令存储器用于存储算术逻辑单元的运行指令。本发明能够利用重编码的方式确保了本设计抵抗高阶能量分析攻击的能力。