一种低噪底高频率相位稳定度高纯时钟发生装置及方法

本发明公开了一种低噪底高频率相位稳定度高纯时钟发生装置及方法，属于信息技术领域。本发明采用三级振荡器锁相的方式实现低相噪和低噪底的高频率相位稳定度的高纯时钟信号发生，三级振荡器分别采用模拟锁相和数字锁相的方式实现，第二级和第三级振荡器通过模拟方式锁相，将倍频通路包含在锁相环路以内；第一级和第三级振荡器通过数字方式锁相，第一级振荡器的频率和相位特性是最稳定的，通过锁相环的方式控制第三级振荡器的频率和相位使其稳定，既通过时基振荡器矫正高频输出振荡器和信号调理通道的频率和相位漂移，由于倍频通路也包含在数字锁相环路以内，因此倍频通路受到环境的影响也会被矫正，同时实现低噪底高频率相位稳定度时钟产生。