集成电路的后仿方法、电子设备及存储介质

本申请提供一种集成电路的后仿方法、电子设备及存储介质，涉及芯片设计技术领域。该方法包括：基于静态时序分析STA环境，获取目标集成电路中寄存器传输级RTL模块对应的物理实现PR网表的静态时序分析结果；根据静态时序分析结果，获取PR网表中接口寄存器对应的平均时钟网络延时、各输入接口信号的目标建立时间和目标保持时间以及各输出接口信号的目标输出延时，并据此构建RTL模块对应的接口信号延时模型；根据接口信号延时模型和RTL模块，进行后仿处理，实现可以构建与RTL模块时序相匹配的接口信号延时模型，此外，又可以与RTL结合起来降低全芯片的验证规模，提高验证效率，简化验证过程。