摘要
本发明涉及一种基于LEF文件生成的封装floorplan排布方法及系统,该方法包括:步骤1,通过IP选型确保所选IP的参数属性与后续封装设计的细节layout需求相匹配;步骤2,根据PCB产品化布局需求约束floorplan设计,通过将产品形态与布局需求系统化整理,确保floorplan设计与最终产品应用场景一致;步骤3,收集芯片及第三方IP的相关设计信息,建立芯片设计的初步物理模型;所述相关设计信息包括HARD MACRO IP LEF文档信息;步骤4,利用Python脚本自动化处理HARD MACRO IP的LEF文档,将其转化为bump map文档;步骤5,基于生成的bump map文档在Cadence APD软件中进行方案设计;步骤6,对主要模块进行预布线与微调,并根据结果微调floorplan;所述主要模块包括SERDES、DDR。本发明能够提升设计效率和方案可靠性。
技术关键词
排布方法
物理布局信息
布线
高速模块
排布系统
脚本
形态
电源
计算机
处理器
接口
芯片封装
信号
存储器
指令
系统为您推荐了相关专利信息
整流器
集中控制方法
电镀控制系统
电镀产品
人机交互模块
超导量子比特
可调谐振腔
耦合结构
超导量子干涉仪
电容
监测定位方法
聚丙烯
电缆表面温度
拓扑图
推理网络