一种TSN时间敏感芯片中同步机制验证系统和方法

本发明公开了一种TSN时间敏感芯片中同步机制验证系统和方法，系统中以太网收发模块与待测时间敏感芯片进行数据交互，以太网收发模块通过时钟补偿模块与ptp同步激励产生模块进行数据交互；以太网收发模块用于发送ptp帧至待测时间敏感芯片，并获取待测时间敏感芯片的数据帧；时钟补偿模块用于对以太网收发模块和ptp同步激励产生模块之间交互数据中的进行时间戳信息进行补偿修正；ptp同步激励产生模块用于运行ptp同步协议状态机并产生各个同步阶段的对应的同步ptp帧。比较器模块用于比对待测时间敏感芯片的内部时钟与测试环境中的参考时钟的时间差，基于比较结果，对同步机制进行验证，本发明大大提高了测试的精准度。