基于可编程逻辑门阵列的相控阵天线相位解算方法和装置

本申请涉及一种基于可编程逻辑门阵列的相控阵天线相位解算方法和装置。通过Cordic算法计算三角函数值，将单位相位差公式中的固定参数预设为常数以减少实时乘除运算，采用循环累加或乘法器分组方式计算阵元相位差并利用FPGA并行能力提升效率，通过除法器并行定点运算或二分法查表实现相位量化，有效解决了传统方案中FPGA资源消耗大、计算效率低的问题，可在资源敏感型架构下实现高效、低功耗的相位解算，满足大规模相控阵天线对实时性和低成本的需求。