一种指令多通道并发的处理器访存优化实现方法及系统

本公开提供了一种指令多通道并发的处理器访存优化实现方法及系统，涉及处理器集成电路技术领域，包括获取待执行的Load指令和Store指令；将多条访存指令分配至各个独立并行处理的访存通道，每个访存通道包括Load访存通道和Store访存通道；Load访存通道内设置独立的Load队列和RAW检查队列，Store访存通道内设置独立的Store队列、STD队列以及Store Buffer队列；Load指令在Load访存通道内依次经过地址生成、TLB并行查询、L1Cache访问、RAW检查与数据前推以及数据写回阶段；对Store指令进行地址与数据分离处理，地址部分进入Store队列，数据部分进入STD队列，然后进行合并，将同一Cache Line上的多个Store操作合并为一次写入，合并后数据写入Store Buffer队列，再由Store Buffer队列统一提交缓存。