带抖动输出的时钟电路、时钟管理电路和芯片

本发明公开了涉及集成电路技术领域的一种带抖动输出的时钟电路、时钟管理电路和芯片，所述带抖动输出的时钟电路包括延迟电路、移位寄存器和数字逻辑运算模块；其中，所述延迟电路包含N个级联的延迟单元，第一级延迟单元的输入端接入原始时钟信号，并依次经由N个延迟单元对所述原始时钟信号进行逐级延迟；所述移位寄存器与最后一级延迟单元的输出端连接，用于对最后一级延迟单元输出的延迟信号进行分频；所述数字逻辑运算模块分别与所述延迟电路中每一级延迟单元的输出端和所述移位寄存器的输出端连接，用于组合频率不同的输出时钟信号。采用该时钟电路能够有效地降低EMI，同时简化电路设计，扩大了时钟电路的适用范围。