一种低时延二维差分加法链推理方法

本发明涉及了一种低时延二维差分加法链推理方法，涉及数字集成电路设计技术领域，方法包括构建并行窗口以同时处理多个迭代轮次的数据；构建并通过第一标志信号、第二标志信号、第三标志信号、第四标志信号、以及辅助标志信号控制二维差分加法链每轮迭代过程的数据选通，以对输入的两个数组数据进行多次迭代并得到二维差分加法链推理结果。本发明提出了基于五个标志信号的低时延二维差分加法链推理算法，并通过引入并行化计算的推理窗口解决了二维差分加法链推理过程大量开销时钟周期的问题。