用于对硬件描述语言代码进行静态检查的方法

本申请涉及一种用于对硬件描述语言代码进行静态检查的方法，通过构建精确的芯片对象模型并利用子模块接口模型进行高效的跨模块分析，有效提升了检查速度，避免了传统方法中因需要完整分析整个设计细节而造成的时间消耗；同时，基于该对象模型进行深入的语义层面分析，有效降低了误报和漏报率，提高了问题定位的准确性；此外，通过对检查结果进行智能归类和优先级排序，并支持对设计与验证代码的统一检查，大幅优化了用户体验，缩短了工程师的纠错时间，从而全面提升了芯片设计早期缺陷发现的效率和质量。