一种逻辑综合优化算子加速方法

本发明属于电子设计自动化(Electronic Design Automation，EDA)领域，具体提供一种逻辑综合优化算子加速方法，引入子电路图的筛选策略，在保证算子优化质量的前提下提高算子的优化效率。本发明利用图神经网络对子电路图进行分类，筛选出适合算子执行的子图，从而避免了对所有子图进行遍历，加快了算子执行速度；在子图筛选中，根据算子执行的先后顺序设置筛选范围，为先执行的算子设置较大的筛选范围，以获得更好的优化效果，为后执行的算子设置较小的筛选范围，以获得更快的执行速度；综上，本发明利用逻辑综合优化算子以序列方式连续执行的特点，在保证算子优化质量的前提下提高了算子优化效率。