国产FPGA的SM4硬件加速与抗侧信道防护方法及系统

本发明涉及FPGA架构技术领域，一种国产FPGA的SM4硬件加速与抗侧信道防护方法及系统，包括：利用加速块，对明‑密文批量数据进行数据类型识别操作，得到数据类型，并根据预构建的并行化策略及所述数据类型，对明‑密文批量数据进行动态资源配置，得到资源配置信息，并根据资源配置信息、密钥‑模式参数及动态控制指令，配置得到已配置SM4算法；根据所述已配置SM4算法，对明‑密文批量数据进行加密处理，得到待防护加密数据；利用所述防护块，对密钥‑模式参数、动态控制指令、明‑密文批量数据及加密处理进行基于物理层抑制泄露、逻辑层混淆关联及系统层动态响应的防护操作，将待防护加密数据转变为已防护加密数据。本发明可提高加密处理性能及安全性。