内存控制器、出错地址定位方法以及计算系统

本公开实施例提供了一种内存控制器、出错地址定位方法以及计算系统。该内存控制器包括算法控制电路、数据产生电路、数据比对电路以及监测电路，其中，算法控制电路被配置为基于测试算法的预设步骤生成用于存储器测试的控制信息；数据产生电路被配置为生成用于写入待测存储器的测试数据以及测试数据经读取后的预期数据；数据比对电路被配置为检测从待测存储器中读取的目标数据是否与预期数据一致；以及监测电路被配置为响应于读取的目标数据与预期数据不一致，发送中止存储器测试的标志到算法控制电路以中止存储器测试并记录出错对应的测试地址和对应的命令数据，实现出错即停并快速定位，提高了修复的效率。