基于MEMS的多路多相位时钟阵列

本发明公开了一种基于MEMS的多路多相位时钟阵列，属于射频集成领域。包括：时钟源电路，生成多路多相位时钟的基准信号；多相时钟产生电路，将时钟源电路输出的基准信号作为输入信号，利用延迟锁相环结构生成N路时钟，每路时钟相位差为2pi/N；多相时钟校准电路，将多相时钟产生电路的多路时钟作为多相时钟校准电路中可控延迟线阵列的输入信号，利用可控延迟线阵列输出的多路时钟驱动多路ADC采样同一正弦信号后，使用三点IpDFT相位估计算法估计采样的正弦信号得到多路时钟的相位差，根据相位差控制可控延迟线阵列每一路的延迟以对时钟相位进行校准。相比于传统多路多相位时钟结构，本发明具有更高的集成度，采用三点IpDFT相位估计算法具有非常高的相位精度。