时钟相位选择电路、芯片、时钟相位选择方法和电子设备

本申请关于一种时钟相位选择电路、芯片、时钟相位选择方法和电子设备，所述时钟相位选择电路，包括：时钟选择模块，用于在每个时钟周期内，根据n个选择信号的序列，从频率相同但相位不同的n个时钟信号中选择一个作为对应相位的输入时钟信号，并根据各选择信号和所选对应相位的输入时钟信号，生成n个有效时钟信号；输出模块，用于对n个有效时钟信号进行逻辑运算处理，生成输出时钟信号。本申请在选择信号的控制下，在每个时钟周期内无毛刺地选择不同相位的时钟信号作为输入时钟信号，从而可以保障芯片系统稳定运行。