一种异步亚阈值逻辑电路优化方法及装置

本申请提供了一种异步亚阈值逻辑电路优化方法及装置，涉及电子技术领域。将待优化亚阈值逻辑电路中的至少一个基本组合逻辑单元转换为灵敏放大器‑传输晶体管逻辑电路形成第一亚阈值逻辑电路；灵敏放大器‑传输晶体管逻辑电路中的传输晶体管网络的串联级数不超过预设的串联级数上限；从第一亚阈值逻辑电路中确定出直接连接触发器单元输入端的灵敏放大器‑传输晶体管逻辑电路；将灵敏放大器‑传输晶体管逻辑电路替换为异步探测灵敏放大器‑传输晶体管逻辑电路；将第一亚阈值逻辑电路中的时钟电路删除形成第二亚阈值逻辑电路。减少信号削弱、减少延时，提高亚阈值逻辑电路的工作频率，采用传输晶体管网络支持采用逻辑功能不固定的电路单元。