大模型计算加速芯片架构

本申请公开大模型计算加速芯片架构，涉及大模型领域。包括归一化片上网络、互联传输系统、存储控制系统和计算加速核；存储控制系统基于内置的不同存储控制器连接Memory显存组和外部SSD存储；归一化片上网络基于存储控制系统读取目标位置的片内模型参数并送入计算加速核进行计算，以及回存片内模型数据，基于互联传输系统与外部管理服务器进行片外交互，接收指令任务并读取和回存外部模型参数，基于互联传输系统与其他计算加速芯片进行片间交互，读取和回存片间模型参数。本方案混合显存计算芯片架构，支持多并行SSD直连访问，保持带宽的条件下低成本扩展容量，无论是大规模并行任务，还是小型低成本一体机，均保持较高的性价比。