一种基于协处理器架构下的全同态加密系统

本申请涉及计算机加密技术领域，公开一种基于协处理器架构下的全同态加密系统，包括：主处理器、以FPGA实现的协处理器和上位机；在协处理器中，数据传输与存储模块通过片上总线连接块随机存取存储器以存储数据；加密模块用于对数据执行编码及加密操作；KNN算法实现模块用于对密文或明文数据执行距离计算与排序；解密模块用于基于上位机下发的密钥对加密分类结果执行解密及解码操作；FPGA主处理模块用于控制数据输入选择及比较分类结果。通过FPGA主处理模块的控制、规范化的数据处理流程及硬件协同架构，实现了对芯片分支预测困难问题的解决，提升了数据处理的稳定性与安全性。